CST場路聯(lián)合仿真案例：外加偏置的電磁散射調(diào)控

來源：有點小用吧更新時間：2024-06-26 閱讀：

寫在前面：時域場路聯(lián)合仿真技術(shù)應(yīng)用很廣，但涉及的內(nèi)容和細節(jié)很多，要想仿的準需要用戶有一定的數(shù)值算法基礎(chǔ)和仿真經(jīng)驗積累。本文結(jié)合CST2019講解了場路聯(lián)合仿真的關(guān)鍵步驟和設(shè)置方法。

一、仿真概述

（1）軟件版本
Release Version 2019.07 （CST2019-SP7）,CST微波工作室（MWS）+設(shè)計工作室（DS）。

（2）仿真配置
仿真頻率范圍為0-1GHz，網(wǎng)格剖分密度為1/20波長，仿真區(qū)域背景材料為空氣，外圍設(shè)置吸波邊界條件（open addspace）。

（3）建模求解
仿真包含一個平面波激勵，一個外加電壓源激勵，25個二極管以及剩余的金屬和介質(zhì)部分。具體來說集總加載結(jié)構(gòu)包含25個的周期單元，單個周期單元大小6cm*6cm，每個單元包含金屬貼片（黃色）和單個二極管（藍色），周期單元陣列上下邊界設(shè)置饋線，由+X方向的外加偏置電壓源（紅色）控制所有二極管的導通與截止，-Z邊界處設(shè)置平面波激勵。

模型預(yù)覽

非線性器件加載及外加偏置源

為對比二極管通斷前后透射過周期陣列的電磁波，在陣列軸向+Z方向設(shè)置系列探針，記錄不同偏置狀態(tài)下電場瞬態(tài)值。

電場探針設(shè)置

二、重點講解

（1）集總器件建模與設(shè)置
從有限時域差分算法實現(xiàn)上來講，全波仿真中集總器件與離散端口設(shè)置其實是等效的，只是功能不同而已。CST目前支持兩種集總器件建模：一是細線狀器件，選取空間任意兩點，然后構(gòu)建Lumped Network Element；另一種是薄片狀器件，選擇空間兩條短橫線（俗稱edge），然后構(gòu)建Lumped Network Face Element。相比之下，第二種建模更加靈活，通用型更強，特別適合需要考慮器件寄生效應(yīng)的場合。

此外需要指出的是，集總器件定義對話框type選項卡中有spice circuit選項，方便用戶時域仿真加載非線性器件，這是CST2019版本的一個亮點。

基于線電流定義的集總器件設(shè)置

基于面電流定義的集總器件設(shè)置（推薦）

SPICE子電路（PN結(jié)）

（2）場路聯(lián)合激勵建模與設(shè)置（關(guān)鍵）
首先，切換到CST-MWS界面（點擊3D視圖），菜單欄點擊平面波激勵，設(shè)置平面波的極化類型、電場以及傳播方向。平面波激勵的信號類型由導航欄激勵信號（Excitation signals）指定，可以新建信號并設(shè)置成默認，這里設(shè)置為500MHz連續(xù)波。

然后，按照類似集總器件建模的方式，構(gòu)建基于面電流的離散端口激勵（Discrete Port），這里需要指出的是，端口類型有三種，這里無需指定，因為MWS和DS聯(lián)合仿真時該選項無效（或說被DS設(shè)置自動覆蓋）。

接下來，切換到CST-DS界面（點擊Schematic視圖），添加外部端口（External Port，黃色圖標），連接至原理圖中的全波仿真模塊的輸出端口；新建瞬態(tài)仿真任務(wù)，設(shè)置仿真時間長度Tmax，電路求解器選擇CST transient co-simulation，這樣設(shè)置的目的是指定DS為主求解器，調(diào)用MWS輔助仿真，兩者交互的接口就是離散端口，交互的數(shù)據(jù)就是離散端口處的電壓和電流。

最后，進一步設(shè)置DS外部端口激勵參數(shù)，選中導航欄Tasks-Trans1，左下角Task Parameter List中就會出現(xiàn)端口設(shè)置，選擇自定義激勵信號，彈出對話框。這里為了控制二極管通斷，故選擇脈沖序列電壓源（Pulse Sequence），不難發(fā)現(xiàn)，這里源的類型與MWS中離散端口的類型具有對應(yīng)性，因此MWS中離散端口參數(shù)設(shè)置會被自動忽略。

至此，我們分別定義了場和路的信號波形以及激勵方式，場路聯(lián)合仿真設(shè)置基本完成，但是還存在一個問題，DS調(diào)用MWS仿真時只定義了端口的激勵，沒有明確指定平面波激勵，為此，我們需要返回到MWS界面，然后菜單欄點擊求解器設(shè)置（Setup Solver），勾選平面波激勵疊加選項（Supperimpose plane wave excitation），這樣才能保證仿真啟動后場路信號同時激勵。

上述設(shè)置完畢后，在DS界面中啟動仿真（Update），即可進行真實的時域場路聯(lián)合仿真。這里分別給出了上述結(jié)構(gòu)在有無外加偏置條件下的電壓和電場響應(yīng)。可以發(fā)現(xiàn)，外加偏置確實改變了器件的狀態(tài)和電磁結(jié)構(gòu)的散射特性。

三、注意事項

（1）如果集總器件為簡單的RLC或者理想PN結(jié)，建議使用內(nèi)建模型，即集總器件對話框中type類型中選擇RLC或者Diode 選項，直接在選項卡中填寫器件參數(shù)，這樣CST無需調(diào)用外部電路求解器，仿真精度和可靠性會更高。但是如果集總器件等效電路較為復(fù)雜，定義為SPICE子電路會更加方便，CST求解時自動調(diào)用外部的SPICE電路求解器進行仿真，電路模型過于復(fù)雜時求解可能不穩(wěn)定。

（2）不難發(fā)現(xiàn)，CST-MWS界面也可以指定平面波和離散端口的聯(lián)合激勵，但是兩種激勵的信號波形由導航欄的激勵信號（Excitation signals）唯一指定，無法獨立更改，所以此處需要借助DS獨立定義離散端口的波形。如果用戶不需要外加偏置，也即仿真無源集總加載設(shè)計時，僅僅利用MWS就夠了，不需要MWS界面和DS界面來回切換。

（3）MWS和DS兩個工作室設(shè)計的目的不同，仿真流程和邏輯不同，因此很難兼容場路聯(lián)合仿真時所有參數(shù)。為此需要用戶多多閱讀幫助文檔，了解算法層面的相關(guān)知識，在參數(shù)定義不明確的情況下，可以通過仿真測試進行明確。簡單來說，遇到模凌兩可的情況，誰是主求解器誰說了算。

（4）場路聯(lián)合仿真結(jié)束后，DS界面中可以查看部分電路響應(yīng)，MWS界面可以查看更多數(shù)據(jù)，數(shù)據(jù)末尾的命名會自動添加[cosim Tran*]，對應(yīng)為場路聯(lián)合仿真產(chǎn)生的數(shù)據(jù)。